晶圆/裸片（Wafer / KGD）面向自行封装、模块集成与合封需求的客户，与封装成品选型逻辑不同：除电参数外，还要核对裸片尺寸、晶圆规格与减薄档位。
关键参数怎么读
- Process / Configuration（工艺与沟道）：库内 SGT、Trench 与 SJ 超结三条工艺线并存，覆盖 N 沟道、P 沟道与双 N 共漏配置，按拓扑与驱动极性先锁定。
- VDS_Max（漏源耐压）：库内约 12V~200V，P 沟道至 -100V；SJ 超结件为 650V 级，耐压以详情页为准。按母线电压加尖峰裕量选取。
- RDS(ON)（导通电阻，分 VGS=10V/4.5V/2.5V 档标注）：库内低至约 1mΩ、高至数千 mΩ（小电流料），低压驱动场景务必核对 4.5V/2.5V 档位数据而非只看 10V 档。
- Die Size 与 Gross Die：裸片尺寸从约 320×310 到 7000×7450，单片 8 寸晶圆 Gross Die 从数百到数十万颗不等，直接决定单颗成本与产能规划；部分料号提供 12 寸晶圆规格。
- Wafer Thickness（减薄档位）：60±10 至 200±20 多档减薄规格并存，按封装或烧结工艺要求选择。
- With ESD：部分裸片集成 ESD 结构，合封或无外部保护的场景优先。
选型三步
- 按拓扑锁定工艺线、沟道配置与 VDS 档位；
- 按驱动电压核对对应 VGS 档的 RDS(ON)，兼顾 Qg 与电容参数；
- 按封装工艺确认裸片尺寸、减薄档位与晶圆规格（8"/12"），再按 Gross Die 测算成本。
常见误区
- 拿封装成品的 RDS(ON) 直接推裸片表现，忽略封装电阻占比；
- 只看 10V 档导通电阻，低压门驱下实际阻值偏差大；
- 忽略减薄档位与后道工艺的匹配，回流或烧结阶段才发现翘曲/开裂风险。
更多规格可通过在线选型器按工艺、耐压、RDS(ON) 等条件筛选；晶圆供货形态与批量交期请提交型号咨询。